本题并不难【中等】难度给高了 【做题关键】 (1)需要使用移位寄存器的思路。其实reg型是寄存器,也可以当做是移位寄存器,重要的是对其的处理,使用的是移位寄存器的思路 (2)注意新移入数据存放在低位
很简单,没啥说的,直接上代码
`timescale 1ns/1ns module sequence_detect(input clk,input rst_n,input a,output reg match)
上一篇:欧菲光「全力出击」汽车赛道,低毛利/亏损/竞争加剧「困扰」
下一篇:一文初探 Goroutine 与 channel