选择外部晶振,比内部晶振稳定频率更高
把高速外部时钟,25M晶振接入倍频器,使HCLK达到168MHZ的最高频率
Debug 修改为Serial wire,通过SWD方式下载代码 Timebase Source:时间基源 改为定时器1,systick留给FreeRTOS内核使用
项目使用FreeRTOS的V1版本
按上述设置完后,点击生成工程 上图代表工程生成成功
生成的MDKV5的工程目录结构
上一篇:STM32单片机智能蓝牙APP加油站火灾预警安防防控报警监控系统MQ2DHT11
下一篇:【题解】2023牛客寒假算法基础集训营4